BPatG Beschluss vom 18.12.2015 – 18 W (pat) 68/14

In der Beschwerdesache

betreffend die Patentanmeldung 10 2007 009 909.8-53

…

hat der 18. Senat (Techn. Beschwerdesenat) des Bundespatentgerichts am 18. Dezember 2015 durch die Vorsitzende Richterin Dipl.-Ing. Wickborn sowie die Richter Kruppa, Dipl.-Phys. Dr. Schwengelbeck und Dr.-Ing. Flaschke beschlossen:

Auf die Beschwerde der Anmelderin wird der Beschluss der Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Markenamts aufgehoben und das Patent auf der Grundlage der folgenden Unterlagen erteilt:

- Patentansprüche 1 bis 16 nach Hauptantrag, eingegangen am 15. Oktober 2015,

- Beschreibung, Seiten 1 bis 15 und 17, eingegangen am 30. Juli 2008 und Seite 16, eingegangen am 16. Oktober 2015,

- Figuren 1 bis 11, eingegangen am 29. Mai 2007 und Figur 12, eingegangen am 15. Oktober 2015.

I.

Die am 28. Februar 2007 beim Deutschen Patent- und Markenamt eingereichte Patentanmeldung 10 2007 009 909.8-53 mit der geltenden Bezeichnung

„Timestamp-Markieren von Transaktionen

zum Validieren von atomaren Operationen in Multiprozessor-Systemen“

und mit den jeweiligen Anspruchssätzen gemäß Hauptantrag und Hilfsantrag 1 wurde durch Beschluss der Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Markenamtes vom 23. Dezember 2009 zurückgewiesen. Die Prüfungsstelle hat ihren Zurückweisungsbeschluss damit begründet, dass der Gegenstand des Patentanspruchs 1 nicht auf erfinderischer Tätigkeit beruhe, wobei auf folgende Druckschrift verwiesen wurde

D1: US 6 658 519 B1,

und wobei vermeintlich nichttechnische Merkmale bei der Prüfung auf erfinderische Tätigkeit unberücksichtigt gelassen wurden.

Zugleich hat die Prüfungsstelle ein Patent mit den Ansprüchen gemäß Hilfsantrag 2 erteilt.

Gegen diesen Beschluss ist die Beschwerde der Anmelderin gerichtet.

Die Anmelderin stellt sinngemäß den Antrag, zuletzt mit Schriftsatz vom 16. Oktober 2015, den Beschluss der Prüfungsstelle aufzuheben und das Patent auf der Grundlage folgender Unterlagen zu erteilen:

gemäß Hauptantrag mit

Patentansprüchen 1 bis 16, eingegangen am 15. Oktober 2015,

Beschreibung Seiten 1 bis 15 und 17, eingegangen am 30. Juli 2008 und Seite 16, eingegangen am 16. Oktober 2015 und

Figuren 1 bis 11, eingegangen am 29. Mai 2007 und Figur 12, eingegangen am 15. Oktober 2015,

gemäß Hilfsantrag 1 mit

Patentansprüchen 1 bis 13, eingegangen am 5. Oktober 2009,

Beschreibung, Seiten 1 bis 17, eingegangen am 30. Juli 2008 und

Figuren 1 bis 12, eingegangen am 29. Mai 2007.

Der seitens des Senats mit einer Gliederung versehene Patentanspruch 1 nach Hauptantrag lautet:

M1 „Multikern-Mikroprozessor mit mehreren Prozessorkernen (105), die mit einem Brückenelement (110) verbunden sind, wobei das Brückenelement Transaktionen zu den Prozessorkernen sendet und/oder davon empfängt,

M1a wobei jede Transaktion ein oder mehrere Pakete aufweist und die Transaktionen eine atomare Transaktion enthalten, die einen atomaren Befehl repräsentiert,

M2 wobei das Brückenelement eine Puffereinheit (115) aufweist, die eine Zeitmarke für jedes Paket speichert, das an die Prozessorkerne gesendet und/oder von ihnen empfangen wird, und

M3 wobei der Multikern-Mikroprozessor eine Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen bestimmt.“

Der seitens des Senats mit einer Gliederung versehene Patentanspruch 10 nach Hauptantrag lautet:

N1 „Multiprozessor-System mit:

mehreren Mikroprozessorknoten (100, 130 bis 165), die jeweils mehrere Mikroprozessorkerne (105) aufweisen, wobei die mehreren Mikroprozessorknoten und -kerne so miteinander verbunden sind, dass ein Punkt-zu-Punkt-Kommunikationsnetzwerk für Transaktionen gebildet wird; und

N2 einer Debug-Hardware (115), mit der atomare Operationen validiert werden, wobei die Debug-Hardware knoteninterne Transaktionspakete und/oder Transaktionspakete zwischen Knoten empfängt und zeitlich markiert,

N3 wobei mit der Debug-Hardware ferner eine Wahrscheinlichkeit eines Fehlers in einer modifizierenden atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen bestimmt wird.“

Der seitens des Senats mit einer Gliederung versehene Patentanspruch 12 nach Hauptantrag lautet:

O1 „Verfahren zum Erkennen von Fehlern, die durch eine modifizierende atomare Transaktion in einer Multikernmikroprozessorumgebung hervorgerufen werden, wobei das Verfahren umfasst:

O2 Sammeln (900) von Daten, die sich auf Pakete beziehen, die zu der modifizierenden atomaren Transaktion und zu anderen Transaktionen gehören, die zwischen Mikroprozessorkernen der Umgebung ausgetauscht werden;

O3 Verarbeiten (910) der gesammelten Daten; und

Bewerten (920) von Ergebnissen der Verarbeitung,

wobei die Daten Zeitmarken enthalten, die einen Zeitpunkt angeben, an welchem die entsprechenden Pakete zwischen den entsprechenden Mikroprozessorkernen ausgetauscht werden, und

wobei das Verarbeiten der gesammelten Daten umfasst:

O3a Ermitteln (1000, 1010) von Paketen, die die modifizierende atomare Transaktion betreffen;

Ermitteln (1025) von Paketen, die die anderen Transaktionen betreffen; und

O3b Berechnen eines Wahrscheinlichkeitswertes für jedes Paar aus Paketen, das aus einem einzelnen Paket der modifizierenden atomaren Transaktion und einem einzelnen Paket der anderen Transaktionen aufgebaut ist, in Abhängigkeit von der Zeitdifferenz zwischen den zugehörigen Zeitmarken,

wobei das Bewerten der Ergebnisse der Verarbeitung umfasst:

O3c Vergleichen der berechneten Wahrscheinlichkeitswerte mit einem Schwellwert; und

O3d Anzeigen eines Fehlers, wenn zumindest einer der berechneten Wahrscheinlichkeitswerte den Schwellwert übersteigt.“

Zum Wortlaut der der auf den Anspruch 1 bzw. die Ansprüche 10 und 12 rückbezogenen Patentansprüche 1 bis 9, 11 und 13 bis 16 wird auf die Akte verwiesen.

Bezüglich der übrigen Unterlagen wird ebenfalls auf die Akte verwiesen.

II.

Die zulässige Beschwerde hat in der Sache Erfolg. Sie führt zur Aufhebung des angefochtenen Beschlusses und zur Erteilung des nachgesuchten Patents in der Fassung des Hauptantrags.

1. Die Anmeldung betrifft Mikroprozessoren mit mehreren Kernen, Systeme mit mehreren Prozessoren bzw. Multiprozessor-Systeme sowie entsprechende Verfahren und insbesondere die Validierung von atomaren Transaktionen in Umgebungen mit mehreren Prozessoren. Gemäß Beschreibungseinleitung sind Multiprozessor-Systeme Rechnerumgebungen, in denen zwei oder mehr zentrale Recheneinheiten (CPUs) in einer einzelnen Plattform verwendet werden. Im Allgemeinen könnten Mehrfachverarbeitungssysteme hergestellt werden, indem mehrere Kerne auf einem einzelnen Chip, mehrere Chips in einem einzelnen Gehäuse, oder mehrere Gehäuse in einer einzelnen Systemeinheit verwendet werden. Multiprozessor-Systeme könnten relativ komplex werden und daher seien leistungsstarke Mittel erforderlich, um die Korrektheit des Gesamtbetriebs zu validieren. Eine derartige Validierung sei sowohl in der Gestaltungsphase als auch in der späteren Phase bei der Simulation oder bei realen Operationen hilfreich. Beispielsweise könne die Bestimmung von Wettlaufbedingungen in atomaren Operationen einen deutlichen Einfluss auf die Validierung in dem Multiprozessor-System besitzen. Wettlaufbedingungen („race condition", „race hazards“) seien fehlerhafte Zustände in einem System oder einem Prozess, die zu einem Ergebnis des Prozesses führe, das unerwartet sei und wesentlich von der Reihenfolge oder dem Zeitablauf anderer Ereignisse abhänge. Atomare Operationen seien Operationen, die so kombiniert werden könnten, dass sie für den Rest des Systems als eine einzelne Operation mit nur zwei möglichen Ergebnissen erscheinen würden: erfolgreich oder nicht erfolgreich. Atomare Operationen könnten als modifizierende Operationen und nicht-modifizierende Operationen eingestuft werden, wobei modifizierende Operationen verwendet würden, um den Inhalt einer Speicherstelle zu modifizieren, während nicht-modfizierende Operationen diese Funktion nicht besäßen. Ein Beispiel einer atomaren modifizierenden Operation sei ein atomarer Lese-Modifizier-Schreib-Befehl, der atomar eine Speicherstelle in ein Register auslese und einen neuen Wert zurückschreibe. Das Einrichten atomarer Lese-Modifizier-Schreib-Befehle in Umgebungen mit mehreren Prozessoren sei eine schwierige Aufgabe, da atomare Lese-Modifizier-Schreib-Operationen (sowie andere modifizierende und nicht-modifizierende atomare Operationen) es erforderlich machten, dass keine andere Operation die Kohärenzzelle während der Operation aktualisiere. Kohärenzzellen seien Einheiten für Speicherbereiche, z. B. Cache-Zeilen, in die geschrieben werde oder aus denen so gelesen werde, dass sichergestellt sei, dass Daten konsistent zwischen dem Systemspeicher und dem Cache-Speicher ausgetauscht würden. Es zeige sich daher, dass atomare Operationen und insbesondere atomare Lese-Modifizier-Schreib-Befehle schwer zu validieren seien und eine ausgeprägte und große Bandbreite an Stimuli erforderten. In der Siliziumentwurfsphase könnten derartige Operationen zu Fehlern führen, die oft durch andere Operationen maskiert seien und daher nicht als Programmfehler in Erscheinung treten würden. Derartige Fehler seien in einem Multiprozessor-System äußerst schwierig zu korrigieren, insbesondere in einem System mit mehreren Kernen oder sogar mehreren Knoten (vgl. geltende Beschreibung, S. 1, Abs. 1 bis S. 2, Abs. 3).

Als Aufgabe wird in der geltenden Beschreibung (S. 2, Brückenabs. zu S. 3) angegeben, eine Multiprozessor-Technik bereitzustellen, die das Bereitstellen von Hilfsmitteln (Tools) und Verfahrensabläufen ermöglicht, um die Robustheit von atomaren Operationen, etwa atomaren Lese-Modifizier-Schreib-Befehlen für eine gegebene Systemarchitektur und Einstellungen, zu validieren und/oder zu quantifizieren.

Der zuständige Fachmann, der mit der Lösung der Aufgabenstellung betraut wird, weist eine abgeschlossene Hochschulausbildung auf dem Gebiet der Elektrotechnik bzw. Informationstechnik auf und verfügt über eine mehrjährige Erfahrung im Bereich Entwurf und Design von Prozessoren.

Gelöst wird die Aufgabe durch die Merkmale des auf einen Multikern-Mikroprozessor gerichteten Anspruchs 1 nach Hauptantrag, mit dem die Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion, die zwischen den Prozessorkernen ausgetauscht wird, bestimmt wird.

Die Aufgabe wird weiter durch die Merkmale des auf ein Multiprozessor-System gerichteten Anspruchs 10 nach Hauptantrag gelöst, welches mehrere Mikroprozessorknoten mit jeweils mehreren Mikroprozessorkernen und eine Debug-Hardware aufweist, mit der die Wahrscheinlichkeit eines Fehlers in einer modifizierbaren atomaren Transaktion bestimmt wird.

Weiter wird die Aufgabe durch die Merkmale des Verfahrens gemäß Anspruch 12 nach Hauptantrag gelöst, das zur Erkennung von Fehlern, die durch eine modifizierende atomare Transaktion in einer Multikernmikroprozessorumgebung hervorgerufen werden, dient, indem die Fehlerwahrscheinlichkeit auf Basis des zeitlichen Auftretens von Transaktionen berechnet wird, und bei Schwellwertüberschreitung eine Fehleranzeige erfolgt.

2. Die Patentansprüche 1 bis 16 nach Hauptantrag sowie die Änderungen in der Beschreibung und der Figur 12 sind zulässig (§ 38 PatG).

Die Merkmale des geltenden Anspruchs 1 nach Hauptantrag sind durch die ursprünglichen Patentansprüche 1 und 4 sowie die ursprünglich eingereichte Beschreibung (Seite 10, erster u. zw. Absatz) in Verbindung mit den Figuren 6 und 10 als zur Erfindung zugehörend offenbart. Der nebengeordnete Anspruch 10 nach Hauptantrag basiert auf den ursprünglichen Ansprüchen 11 und 13 unter Korrektur des Begriffs „Korrektur-Hardware“ in „Debug-Hardware“ auf Basis der englischsprachigen Anmeldeunterlagen. Der nebengeordnete Anspruch 12 nach Hauptantrag geht auf die Merkmale der ursprünglichen Ansprüche 14 bis 16 zurück. Die Merkmale der abhängigen Ansprüche 2 bis 9, 11 und 13 bis 16 stützen sich auf die Merkmale der ursprünglichen Ansprüche 2, 3, 5 bis 10, 12 und 17 bis 20 unter Anpassung der Rückbezüge.

In der Beschreibung wurden sprachliche Korrekturen und redaktionelle Änderungen, insbesondere in der Bezeichnung der Anmeldung und im Abschnitt „Beschreibung des Standes der Technik“ einschließlich der Aufgabenstellung im Rahmen der ursprünglichen Beschreibung vorgenommen. Zudem wurde der im Prüfungsverfahren ermittelte Stand der Technik gewürdigt (vgl. insb. geltende Beschreibung, Seiten 1 und 2). In Figur 12 wurde in der Ja-/Nein-Verzweigung 1210 die gegenüber der ursprünglichen englischsprachigen Fassung der Anmeldeunterlagen offensichtlich fehlerhafte Übersetzung korrigiert. Die Seite 16 der geltenden Beschreibung wurde entsprechend angepasst.

3. Sämtliche Merkmale der Ansprüche nach Hauptantrag sind im vorliegenden Fall bei der Prüfung auf Patentfähigkeit zu berücksichtigen, denn sie dienen der Lösung eines konkreten technischen Problems.

Nach der Rechtsprechung des BGH dürfen bei der Prüfung, ob der Gegenstand einer Anmeldung auf erfinderischer Tätigkeit beruht, nur diejenigen Anweisungen berücksichtigt werden, die die Lösung des technischen Problems mit technischen Mitteln bestimmen oder zumindest beeinflussen (BGH, Urteil vom 18. Dezember 2012 – X ZR 3/12, GRUR 2013, 275 Rn. 41 - Routenplanung). Nicht berücksichtigt werden daher Anweisungen, die ausschließlich Aspekte betreffen, die nach § 1 Abs. 3 Nr. 2 bis 4 PatG von der Patentierung ausgenommen sind. Für die nach § 1 Abs. 3 Nr. 1 PatG als solche von der Patentierung ausgeschlossenen mathematischen Methoden gilt im Grundsatz das Gleiche (BGH, Beschluss vom 30. Juni 2015 – X ZB 1/15, GRUR 2015, 983 – Flugzeugzustand). Danach kann eine mathematische Methode aber nicht ohne weiteres als nicht-technisch angesehen werden. Als nicht-technisch kann eine mathematische Methode nur dann angesehen werden, wenn sie im Zusammenhang mit der beanspruchten Lehre keinen Bezug zur gezielten Anwendung von Naturkräften aufweist (vgl. a. a. O. Abschnitt III.2. a) und b)).

Sinngemäß argumentierte die Prüfungsstelle in ihrem Beschluss, dass die Berechnung einer Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion keinen technischen Zweck erkennen lasse und demnach bei der Prüfung auf erfinderische Tätigkeit nicht berücksichtigt werden müsse. Wie die Anmelderin aber zu Recht in ihrer Eingabe vom 28. Februar 2009 feststellte, ist dem Fachmann die Bedeutung einer Wahrscheinlichkeit für das Auftreten eines Fehlers in einem atomaren Befehl sehr wohl bewusst: Je höher der Wahrscheinlichkeitswert, desto größer ist die Wahrscheinlichkeit, dass der Fehler auftritt. Überschreitet die Wahrscheinlichkeit einen definierten Schwellwert, soll das Design des Multikern-Mikroprozessors optimiert werden. Darauf wird auf den Beschreibungsseiten 15 und 16 der Anmeldeunterlagen eingegangen. Insbesondere wird im Brückenabsatz der Seiten 15/16 dargelegt, dass bestimmt wird, ob die Fehlerwahrscheinlichkeit einer atomaren Lese-Modifizier-Schreib-Transaktion innerhalb einer höchsten Gruppe liegt. Wenn dies der Fall ist, kann die Multiprozessor-Anwendung analysiert werden, um die Ursache des Fehlers zu ermitteln. Danach kann eine weitere Simulation ausgeführt werden, und die modifizierte, d. h. korrigierte, Gestaltung verifiziert werden. Demnach kommt der Berechnung der Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion eine Schlüsselrolle bei der anmeldungsgemäßen Validierung des Multiprozessor-Systems zu. Ohne Frage wird damit ein technischer Zweck verfolgt. Auf Grundlage von Messwerten und damit auch Naturgrößen (die zeitliche Nähe zwischen zwei Transaktionspaketen; Merkmale M3, N3 und O3b) erfolgt die Berechnung der Fehlerwahrscheinlichkeit, was letztendlich der Fehlererkennung dient. Das technische Handeln besteht damit im Arbeiten mit den Mitteln der Naturkräfte, die mit Hilfe mathematischer Methoden beschrieben werden. Dass es, wie von der Prüfungsstelle bemängelt, im (damaligen) Anspruch 1 offen bleibe, was mit den zeitlichen Informationen technisch bezweckt werden solle, kann der Senat daher nicht folgen.

Im Übrigen braucht dem Fachmann im Patentanspruch nicht in allen Einzelheiten vorgeschrieben werden, was er zu tun hat. Vielmehr genügt es, wenn sich die Angaben, die der Fachmann zur Ausführung benötigt, aus dem Inhalt der Anmeldeunterlagen insgesamt ergeben (vgl. BGH, Urteil vom 1. Oktober 2002 – X ZR 112/99, GRUR 2003, 235, Amtlicher Leitsatz – Kupplungsvorrichtung II). Das Zurückspeisen des Resultats der Validierung in Testgeneratoren, um neue Stimuli zu erzeugen, ergibt sich aus der ursprünglich eingereichten Beschreibung, Seite 16, letzter Satz im vorletzten Absatz.

4. Die jeweiligen Gegenstände der unabhängigen Patentansprüche 1, 10 und 12 nach Hauptantrag sind gegenüber dem im Verfahren befindlichen Stand der Technik neu (§ 3 PatG).

a) Zum Anspruch 1 nach Hauptantrag

Druckschrift D1 beschreibt ein Multiprozessor-System mit einem ersten Prozessor und einem zweiten Prozessor, wobei die Prozessoren über eine als Brückenelement zu verstehende Schnittstelle mit einem Systembus miteinander verbunden sind (vgl. Fig. 1, Bezugszeichen 110a, 110b, 115). Dabei sendet und/oder empfängt das Brückenelement Transaktionen zu bzw. von den Prozessoren (Fig. 1 i. V. m. Sp. 3, Z. 62 bis Sp. 4, Z. 12; teilweise Merkmal M1). Des Weiteren sind die Prozessoren über die Host-Brücke 125 und dem zweiten Bus 130 mit einem weiteren Brückenelement (bus bridge 135 bzw. 200; vgl. Fig. 1 bzw. Fig. 2) verbunden, welche eine Puffereinheit (bus trace buffer 240, 250) aufweist, die eine Zeitmarke für jedes Paket speichert, das an die Prozessoren gesendet und/oder von ihnen empfangen wird (vgl. Fig. 2 i. V. m. Sp. 4, Z. 18 - 21 u. Z. 34 - 44; teilweise Merkmal M2). Auch wird in der zum Brückenelement gehörenden Ablaufverfolgungssteuerung bestimmt, ob ein Fehler in einer Transaktion auftritt (vgl. Sp. 4, Z. 65 bis Sp. 5, Z. 1 u. Sp. 5, Z. 5 - 12 i. V. m. Fig. 2 u. 3; teilweise Merkmal M3).

Im Unterschied zum geltenden Anspruch 1 offenbart Druckschrift D1 folglich keinen Multikern-Mikroprozessor, wie er in den Merkmalen M1 bis M3 aufgeführt ist. Ein weiterer Unterschied liegt in den Eigenschaften der Transaktionen. Druckschrift D1 ist nicht entnehmbar, dass die Transaktionen eine atomare Transaktion enthalten, welche einen atomaren Befehl entsprechend Merkmal M1a repräsentiert. Zudem beschreibt Druckschrift D1 keine Bestimmung einer Fehlerwahrscheinlichkeit in einer atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen entsprechend Merkmal M3.

Der Gegenstand des Anspruchs 1 nach Hauptantrag ist daher neu gegenüber dem im Verfahren befindlichen Stand der Technik.

b) Zum Anspruch 10 nach Hauptantrag

Aus Druckschrift D1 ist ein Multiprozessor-System offenbart (vgl. Fig. 1 i. V. m. Sp. 3, Brückenabs. zu Sp. 4), das mehrere Mikroprozessorknoten und mehrere Mikroprozessorkerne aufweist, die so miteinander verbunden sind, dass ein Punkt-zu-Punkt-Kommunikationsnetzwerk für Transaktionen gebildet wird (vgl. Fig. 1; teilweise Merkmal N1). Eine Transaktionssteuerung bestimmt, ob ein Fehler in einer Transaktion auftritt (vgl. Sp. 4, Z. 65 bis Sp. 5, Zeile 1 u. Sp. 5, Z. 5 - 12 i. V. m. Fig. 2 u. 3). Dabei versteht der Fachmann die in Figur 3 beschriebenen Brückenelemente 370 und 380 (transaction tracing circuit) als Hardware, mit der Transaktionen und damit auch atomare Operationen validiert werden können (teilweise Merkmal N2, ohne knoteninterne Transaktionspakete).

Allerdings ist Druckschrift D1 kein Multiprozessor-System mit mehreren Mikroprozessorknoten entnehmbar, die jeweils mehrere Mikroprozessorkerne aufweisen und somit Multikern-Mikroprozessoren darstellen (Merkmal N1). Da Druckschrift D1 keine Bestimmung einer Fehlerwahrscheinlichkeit in einer atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen vorsieht, wie vorstehend bereits zum Gegenstand gemäß Anspruch 1 nach Hauptantrag dargelegt, offenbart Druckschrift D1 auch keine Debug-Hardware mit der im Merkmal N3 angegebenen Signalverarbeitung zur Bestimmung einer Fehlerwahrscheinlichkeit.

Somit ist auch der Gegenstand des Anspruchs 10 nach Hauptantrag neu gegenüber dem im Verfahren befindlichen Stand der Technik.

c) Zum Anspruch 12 nach Hauptantrag

Wie vorstehend bereits zum Gegenstand gemäß Anspruch 1 nach Hauptantrag dargelegt, ist Druckschrift D1 keine Bestimmung einer Fehlerwahrscheinlichkeit auf der Grundlage der zeitlichen Nähe zwischen Paketen einer atomaren Transaktion und Paketen anderer Transaktionen in einer Multikern-Mikroprozessorumgebung entnehmbar. Somit sieht Druckschrift D1 auch kein Verfahren zum Erkennen von Fehlern vor, welches einen Wahrscheinlichkeitswert berechnet und mit einem Schwellwert vergleicht (Merkmale O3b, O3c). Auch das Anzeigen eines Fehlers bei Überschreiten des Schwellwerts gemäß Merkmal O3d ist demnach nicht offenbart.

Damit ist auch das Verfahren gemäß Anspruch 12 nach Hauptantrag neu gegenüber dem im Verfahren befindlichen Stand der Technik.

5. Die jeweiligen Gegenstände der unabhängigen Patentansprüche 1, 10 und 12 nach Hauptantrag ergeben sich für den Fachmann nicht in naheliegender Weise aus dem im Verfahren befindlichen Stand der Technik und beruhen auf einer erfinderischen Tätigkeit (§ 4 PatG).

a) Zum Anspruch 1 nach Hauptantrag

Druckschrift D1 legt den Gegenstand gemäß Anspruch 1 nach Hauptantrag nicht nahe. Druckschrift D1 befasst sich zwar mit der Erkennung eines Fehlers bei einer über den Systembus übertragenen Transaktion (Sp. 4, Z. 65 - Sp. 5, Z. 1). Dabei wird eine Transaktion überwacht, die zwischen den Knoten zweier Prozessoren übertragen wird. Wie der Fehler im Einzelnen bestimmt wird, ist nicht ersichtlich. Im Unterschied dazu geht die vorliegende Anmeldung vom zeitlichen Verhalten einzelner Transaktionen aus, die in einem kritischen Wettlauf zueinander stehen. Mit derartigen Wettlaufsituationen oder der zeitlichen Abhängigkeit parallel ausgeführter Programmpfade befasst sich Druckschrift D1 nicht. Der wesentliche Unterschied zu dem im Verfahren befindlichen Stand der Technik liegt in der Abschätzung einer Fehlerwahrscheinlichkeit in einer atomaren Transaktion. Anspruch 1 nach Hauptantrag sieht vor, dass jedes Paket einer Transaktion mit einer Zeitmarke versehen wird und eine Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen bestimmt wird (Merkmale M2 und M3). Damit hängt die Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion von der Anzahl, der Reihenfolge und der Art anderer Transaktionen ab, die zeitlich mit der atomaren überlappend übertragen werden. Im vorliegenden Patentanspruch 1 wird diese Beziehung durch den Begriff der zeitlichen Nähe ausgedrückt.

Für den Fachmann ergibt sich daher keine Veranlassung, das aus Druckschrift D1 bekannte Verfahren entsprechend zu ändern oder zu ergänzen, um eine Fehlerwahrscheinlichkeit auf der Grundlage der zeitlichen Nähe zwischen zwei Transaktionspaketen zu bestimmen.

Der Gegenstand des Anspruchs 1 nach Hauptantrag ist somit dem Fachmann aus dem im Verfahren befindlichen Stand der Technik nicht nahegelegt.

b) Zu den Ansprüchen 10 und 12 nach Hauptantrag

Wie vorstehend bereits zum Gegenstand gemäß Anspruch 1 nach Hauptantrag dargelegt, ist es dem Fachmann aus Druckschrift D1 nicht nahegelegt, eine Wahrscheinlichkeit eines Fehlers in einer atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen zu bestimmen.

Somit ist dem Fachmann auch eine Debug-Hardware, die im Merkmal N3 des Patentanspruchs 10 nach Hauptantrag genannt ist, und mit der eine Wahrscheinlichkeit eines Fehlers in einer modifizierenden atomaren Transaktion auf der Grundlage der zeitlichen Nähe zwischen Paketen der atomaren Transaktion und Paketen anderer Transaktionen bestimmt wird, aus dem im Verfahren befindlichen Stand der Technik nicht nahegelegt.

Auch der im Patentanspruch 12 nach Hauptantrag genannte Verfahrensschritt O3b, wonach zum Erkennen von Fehlern ein Wahrscheinlichkeitswert für jedes Paar aus Paketen, das aus einem einzelnen Paket der modifizierenden atomaren Transaktion und einem einzelnen Paket der anderen Transaktionen aufgebaut ist, in Abhängigkeit von der Zeitdifferenz zwischen den zugehörigen Zeitmarken berechnet wird, ergibt sich damit nicht aus dem im Verfahren befindlichen Stand der Technik. Folglich sind auch die zusätzlichen Maßnahmen, die in den Merkmalen O3c und O3d genannt sind, die berechneten Wahrscheinlichkeitswerte mit einem Schwellwert zu vergleichen und einen Fehler bei Überschreiten des Schwellwerts anzuzeigen, für den Fachmann nicht naheliegend und als auf erfinderische Tätigkeit beruhend zu werten.

Es ist daher anzuerkennen, dass die Gegenstände der Ansprüche 1, 10 und 12 nach Hauptantrag gegenüber dem im Verfahren befindlichen Stand der Technik auf einer erfinderischen Tätigkeit beruhen und patentfähig sind.

6. Die abhängigen Ansprüche 2 bis 9, 11 und 13 bis 16 nach Hauptantrag betreffen über das Selbstverständliche hinausgehende Ausgestaltungen der Gegenstände der Ansprüche 1, 10 und 12 und sind daher ebenfalls patentfähig.

7. Da die vorgelegten geltenden Unterlagen auch den weiteren Voraussetzungen zur Patenterteilung (§ 1, 2, 5, 34 PatG) genügen, war auf die Beschwerde der Anmelderin der Zurückweisungsbeschluss der Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Markenamts aufzuheben.

8. Der Beschluss konnte ohne mündliche Verhandlung ergehen, da dem Hauptantrag des Anmelders vollumfänglich stattgegeben wurde. Über den Hilfsantrag 1 war nicht mehr zu entscheiden.

Somit ist das Patent antragsgemäß zu erteilen.