Rechtsprechung / Beschwerdekammern des Europäischen Patentamts / Technische Beschwerdekammer 3.5.05 / 2026
Beschwerdekammern des Europäischen Patentamts Entscheidung vom 04.03.2026 – T 1310/25
Technische Beschwerdekammer 3.5.05 · ECLI:EP:BA:2026:T131025.20260304
EuroparechtEU / InternationalVolltext
Beschwerde-Aktenzeichen: T 1310/25 - 3.5.05
E N T S C H E I D U N G
der Technischen Beschwerdekammer 3.5.05 vom 4. März 2026 Beschwerdeführerin:
(Anmelderin) Vertreter:
Rockwell Collins Deutschland GmbH Grenzhöfer Weg 36 69123 Heidelberg (DE) Müller Hoffmann & Partner Patentanwälte mbB St.-Martin-Straße 58 81541 München (DE) Angefochtene Entscheidung:
Entscheidung der Prüfungsabteilung des Europäischen Patentamts, die am 8. Mai 2025 zur Post gegeben wurde und mit der die europäische Patentanmeldung Nr. 19744651.1 aufgrund des Artikels 97 (2) EPÜ zurückgewiesen worden ist.
Zusammensetzung der Kammer:
Vorsitzender Mitglieder:
K. Bengi-Akyürek K. Schenkel J. Hoppe
Sachverhalt und Anträge
I. Die Beschwerde der Anmelderin richtet sich gegen die Entscheidung der Prüfungsabteilung, die vorliegende europäische Patentanmeldung zurückzuweisen. Nach Einschätzung der Prüfungsabteilung erfüllten die im Beschwerdeverfahren als Hauptantrag bzw. Hilfsanträge 1 bis 3 weiterverfolgten Hilfsanträge 12, 13, 16 und 17 nicht das Erfordernis von Artikel 56 EPÜ.
II. Die Beschwerdeführerin beantragte, die Entscheidung der Prüfungsabteilung aufzuheben und ein Patent auf der Grundlage der folgenden, der angefochtenen Entscheidung zugrunde liegenden Anspruchssätze zu erteilen:
- III. Der folgende Stand der Technik wurde in der angefochtenen Entscheidung herangezogen:
D1:
D2:
D3:
IV. Hauptantrag, oder hilfsweise Hilfsanträge 1 bis 3. US 2006/0123071 A1 US 9,137,038 B1 EP 3 098 718 A1. Anspruch 1 des Hauptantrags hat folgenden Wortlaut (Merkmalsgliederung von der Kammer hinzugefügt):
a) b) "Avionik-Rechnersystem mit einer Datenverarbeitungsvorrichtung, mit mehreren Prozessoreinrichtungen (4) mit jeweils einem oder mehreren Prozessorkernen, auf denen mehrere Software-Anwendungen parallel ausführbar sind, und mit jeweils einem Hauptspeicher (21) mit c) d) e) f) g) Speicherbereichen (22, 23) zum Speichern von Daten, die den Software-Anwendungen zugeordnet sind; mehreren Schnittstelleneinrichtungen (5), an die jeweils externe Einrichtungen (E) anschließbar sind, wobei eine Zuordnung der physikalischen Schnittstelleneinrichtungen (5) zu den einzelnen Software-Anwendungen, die auf den Prozessorkernen ausgeführt werden, und den zugeordneten Speicherbereichen (22, 23) besteht; und mit Verbindungen (8, 10) zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4), über die Daten zwischen den Schnittstelleneinrichtungen (5) und den Speicherbereichen (22, 23) der Prozessoreinrichtungen (4) transportierbar sind; wobei in den Verbindungen (8, 10) wenigstens eine Datenverwaltungseinrichtung (20) zwischen den Schnittstelleneinrichtungen (5) und den Speicherbereichen (22, 23) der Prozessoreinrichtungen (4) vorgesehen ist, zum Handhaben von Datenflüssen zwischen den Schnittstelleneinrichtungen (5) und den Speicherbereichen (22, 23) zugeordneten Software-Anwendungen, die auf den Prozessoreinrichtungen (4) laufen; die Datenverwaltungseinrichtung ausgebildet ist, um Datenflüsse zu Speicherbereichen (22, 23) der Prozessoreinrichtungen (4) zu handhaben; die Speicherbereiche (22, 23) direkt von der Datenverwaltungseinrichtung (20) ansteuerbar sind, derart, dass die Datenverwaltungseinrichtung in für jeweilige Software-Anwendungen fest definierte physikalische Speicherbereiche Daten schreiben oder daraus Daten auslesen kann, wobei der Datentransfer zwischen einer Schnittstelleneinrichtung (5) und einem Speicherbereich (22, 23) ohne aktive h) i) j) Beteiligung der auf der Prozessoreinrichtung (4) laufenden Software-Anwendung erfolgt; die Datenverwaltungseinrichtung (20) als Hardwarekomponente ausgebildet ist; die Hardwarekomponente modular und/oder logisch getrennt von den Prozessoreinrichtungen (4) und der Schnittstelleneinrichtungen (5) ausgebildet ist; die Hardwarekomponente mit wenigstens einem Teil der Schnittstelleneinrichtungen (5) direkt verbunden ist."
Entscheidungsgründe§
1. Hauptantrag - Erfinderische Tätigkeit (Artikel 56 EPÜ) 1.1 Dokument D1 wurde im Prüfungsverfahren als nächstliegender Stand der Technik herangezogen und betrifft ein Rechnersystem mit einer Prozessoreinrichtung mit einem Speicher ("RAM") und einer Datenverwaltungseinrichtung ("DMA Controller") zum Transfer von Daten zwischen dem Speicher und einer Schnittstelleneinrichtung ("A/D converter", Fig. 1, Zusammenfassung, Absatz [0033]).
1.2 In der angefochtenen Entscheidung hat die Prüfungsabteilung unter Verweis auf die Absätze [0027], [0028], [0031] bis [0033] und [0043] von D1 folgende Unterscheidungsmerkmale als einzige Unterschiede zwischen dem "Rechnersystem" von Anspruch 1 und dem System von Dokument D1 identifiziert:
- das Rechnersystem ist ein Avionik-Rechnersystem (Merkmal a)) es sind mehrere Prozessorsysteme mit jeweils einem Hauptspeicher eingebunden (Merkmal b)). Zu den übrigen Elementen aus Merkmal b) wurde hierbei auf Fig. 1 und Absatz [0032] von D1 verwiesen. Zu den Merkmalen e) und g) wurden zudem Fig. 1 und die Absätze [0031], [0033] und [0043] als Offenbarung genannt.
1.3 Die Kammer folgt der vorstehenden Einschätzung aus den folgenden Gründen nicht:
1.3.1 Dokument D1 offenbart ein Motorsteuergerät ("Engine ECU") mit Schnittstelleneinrichtungen ("A/D converting circuit 42", "input buffering circuit 44" und "output buffering circuit 46"), einer CPU 32 mit beigeordneter FPU 34, einem RAM- und einem ROM-Speicher ("ROM 36", "RAM 38") und einem DMA-Controller ("DMA controller 50"), der selbstständig, also ohne Beteiligung der CPU, Daten von den Schnittstelleneinrichtungen in den RAM-Speicher schreiben kann (Fig. 1, Absatz [0033]). Der "DMA controller 50" wurde in der angefochtenen Entscheidung mit der "Datenverwaltungsvorrichtung" im Sinne von Anspruch 1 gleichgesetzt (Gründe 15.1.1).
1.3.2 In der angefochtenen Entscheidung wurden zudem sowohl die "Prozessoreinrichtungen" mit jeweils wenigstens einem "Prozessorkern" und einem "Hauptspeicher" als auch die "Prozessorkerne" selbst den Komponenten "CPU" und "FPU" aus D1 zugeordnet (Gründe 15.1.1). Die Komponenten "CPU" und "FPU" können aber nicht gleichzeitig sowohl eine "Prozessoreinrichtung" als auch ein darin enthaltener "Prozessorkern" sein. Zudem können "CPU" und "FPU" bereits deswegen nicht als "Prozessoreinrichtung" im Sinne von Anspruch 1 angesehen werden, weil sie keinen Speicher beinhalten, sondern nur einem Speicher (wie "RAM" und "ROM") nebengeordnet sind. Nach Ansicht der Kammer enthält das Rechnersystem von D1 nämlich nur eine "Prozessoreinrichtung" mit den zwei Prozessorkernen "CPU" und "FPU" und einem "Hauptspeicher" bestehend aus "RAM" und "ROM".
1.3.3 Dokument D1 offenbart auch nicht eindeutig und unmittelbar, dass die "Datenverwaltungseinrichtung" im Sinne von Merkmal g) von Anspruch 1 ("DMA controller") Daten aus dem RAM-Speicher lesen kann. Eine solche Funktion ist Dokument D1 auch implizit nicht zu entnehmen. Die Ausgabe von Daten an die Ausgabeeinheit ("output buffering circuit 46"), die bei einer Beteiligung des "DMA controller" ein Auslesen von Daten aus dem Speicher implizieren würde, wird im System von D1 von der CPU 32 ohne Verwendung des "DMA controller" durchgeführt (vgl. Absatz [0032], Fig. 1). Betreffend Merkmal g) ist somit nicht eindeutig und unmittelbar offenbart, dass die anspruchsgemäße "Datenverwaltungseinrichtung" Daten aus den Speicherbereichen auslesen kann.
1.3.4 Insbesondere ist im System von Dokument D1 jedoch die Datenverwaltungseinrichtung ("DMA controller") nicht innerhalb einer Verbindung zwischen den Schnittstelleneinrichtungen und einer Prozessoreinrichtung vorgesehen. Die "Prozessoreinrichtung" gemäß Anspruch 1 umfasst hingegen mindestens einen "Prozessorkern" und einen "Hauptspeicher" und entspricht bei dem System von D1 den in Fig. 1 dargestellten Komponenten "CPU 32", "FPU 34", "ROM 36" und "RAM 38". Im Rechnersystem von Dokument D1 ist die Datenverwaltungseinrichtung ("DMA controller") zudem parallel zur CPU und FPU an den "Bus 40" angeschlossen, der wiederum die Verbindung zwischen der Prozessoreinrichtung ("CPU 32", "FPU 34", "ROM 36" und "RAM 38") und den Schnittstelleneinrichtungen ("A/D converting circuit 42", "input buffering circuit 44" und "output buffering circuit 46") darstellt. Der "DMA controller" ist somit nicht innerhalb der Verbindungen zwischen der "Schnittstelleneinrichtung" und den "Prozessoreinrichtungen" gemäß Merkmal e) vorgesehen.
1.4 Das Rechnersystem von Anspruch 1 unterscheidet sich somit vom Rechnersystem von D1 zumindest dadurch, dass - - das Rechnersystem ein Avionik-Rechnersystem ist mehrere Prozessoreinrichtungen aufweist, die Datenverwaltungseinrichtung innerhalb der Verbindungen zwischen den Schnittstelleneinrichtungen und den Prozessoreinrichtungen vorgesehen ist und die Datenverwaltungseinrichtung auch Daten aus den Speicherbereichen auslesen kann.
Den in der Beschwerdebegründung in Punkt 1.2.8 oben genannten Unterschieden wird jedoch nicht vollumfänglich zugestimmt, da die "Prozessoreinrichtung" von Anspruch 1 nur "Prozessorkerne" und einen "Speicher" umfasst und somit nicht mit der gesamten "Engine ECU 30" von D1 gleichgesetzt werden kann. Ferner offenbart Dokument D1 durchaus in Absatz [0033] einen Datentransfer ohne aktive Beteiligung der "Software-Anwendung", da der Datentransfer selbst unter Entlastung, d. h. ohne Zutun der "CPU" und damit der "Software-Anwendung", erfolgt, auch wenn diese zuvor die zu schreibenden Daten festgelegt hat.
1.5 Die oben genannten Unterscheidungsmerkmale weisen daher die technische Wirkung auf, dass der Datenverkehr zwischen den "Prozessoreinrichtungen" und der "Schnittstelleneinrichtung" in jedem Fall über die "Datenverwaltungseinrichtung" erfolgt, die ihrerseits als Hardwarekomponente die Zuordnung der Daten auf die verschiedenen Speicherbereiche in sicherer Weise und unabhängig von den Software-Anwendungen kontrolliert. Die Fehler einer Software-Anwendung können sich so weniger auf Daten einer anderen Software-Anwendung auswirken.
1.6 Die dem vorliegenden Anspruch 1 zugrunde liegende objektive technische Aufgabe kann somit darin gesehen werden, das Rechnersystem von D1 weniger anfällig gegenüber Software-Fehlern zu machen.
1.7 Die Kammer ist aus den folgenden Gründen der Ansicht, dass die Fachperson, ausgehend von D1 und vor die vorgenannte objektive Aufgabe gestellt, nicht zum Gegenstand von Anspruch 1 gelangt wäre, ohne erfinderisch tätig werden zu müssen:
1.7.1 Dokument D1 beschreibt ein Rechnersystem mit einem zentralen Bus, an den parallel Schnittstelleneinrichtungen, eine "CPU" und zu deren Unterstützung ein "DMA Controller" angeschlossen sind. Der "DMA Controller" ist nun dazu eingerichtet, die CPU darin zu unterstützen, Daten von den Schnittstelleneinrichtungen in den Speicher ("RAM") zu schreiben. Der Zugriff der CPU auf die Schnittstelleneinrichtungen und die Möglichkeit der CPU, selbst Daten von dort in den Speicher zu schreiben oder umgekehrt, wird von dem "DMA Controller" gerade nicht berührt oder gar eingeschränkt.
1.7.2 Um das Rechnersystem von D1 im Sinne der Lösung von Anspruch 1 anzupassen, wäre jedoch eine grundsätzliche Änderung der Gesamtstruktur erforderlich. Zunächst müsste nämlich der "DMA Controller" zwischen dem Bus und den Schnittstelleneinrichtungen angeordnet und dazu der Bus unterbrochen werden. Damit würde der direkte Zugriff der CPU auf die Schnittstelleneinrichtungen verhindert werden, was wiederum der einem generellen Rechnersystem zugrunde liegenden Grundüberlegung zuwiderläuft, die CPU als zentrale Einheit mit Steuerungsmöglichkeiten für alle angeschlossenen Komponenten vorzusehen. Darüber hinaus müsste auch die Datenverarbeitungskapazität des "DMA Controllers" erhöht werden, da in diesem Fall sämtlicher Datenverkehr über diesen "DMA Controller" erfolgen würde. All diese Unterschiede stehen aber der Konzeption eines fachtypischen "DMA Controllers" grundsätzlich entgegen und hätten mithin die Fachperson von den anspruchsgemäßen Maßnahmen abgehalten.
1.7.3 Darüber hinaus hätte die Fachperson zur Lösung der objektiven Aufgabe typischerweise Redundanzen eingefügt oder Software-Routinen zur Erhöhung der Fehlertoleranz eingebaut. Das Einfügen einer erfindungsgemäßen "Datenverwaltungseinrichtung" innerhalb der Verbindungen zwischen der Schnittstelleneinrichtung und den Prozessoreinrichtungen und die damit einhergehende strukturelle Änderung ist grundsätzlich verschieden von den naheliegenden Maßnahmen, unter denen die Fachperson nach Lösungen für die erfindungsgemäße Aufgabe gesucht hätte.
1.7.4 Somit beruht der Gegenstand von Anspruch 1 gegenüber D1 und dem allgemeinen Fachwissen der Fachperson auf einer erfinderischen Tätigkeit (Artikel 56 EPÜ).
1.8 Auch die Lehren der anderen, in der angefochtenen Entscheidung herangezogenen Druckschriften können die Anwendung der Unterscheidungsmerkmale von Anspruch 1 im System von D1 nicht nahelegen.
1.8.1 Dokument D2 beschreibt zwar ein Avionik-Rechnersystem, aber keine "Datenverwaltungseinrichtung", die den Datenverkehr zwischen einer Schnittstelle und einem Speicher kontrollieren könnte.
1.8.2 Auch Dokument D3 offenbart keine Datenverwaltungseinrichtung innerhalb einer Verbindung zwischen einem Speicher und einer Schnittstelleneinrichtung. Zudem betrifft D3 auch kein Rechnersystem für ein Fahrzeug, sondern ein Telekommunikationsnetzwerk.
1.8.3 Die Fachperson wäre somit, ausgehend von D1 und vor die oben genannte objektive Aufgabe gestellt, weder bei der Kombination mit dem allgemeinen Fachwissen noch mit Dokument D2 oder D3 zum Gegenstand von Anspruch 1 gelangt, ohne erfinderisch tätig werden zu müssen.
1.9 Anspruch 1 des Hauptantrags erfüllt daher das Erfordernis von Artikel 56 EPÜ.
2. Hauptantrag - Änderungen (Artikel 123 (2) EPÜ) 2.1 In der angefochtenen Entscheidung wurde noch ein Einwand gemäß Artikel 123 (2) EPÜ erhoben, und zwar gegen den damaligen Hauptantrag wegen der Streichung des Begriffs "Hauptspeicher".
2.2 Die Grundlage für diesen Einwand wurde jedoch in dem damaligen "Hilfsantrag 12" (d. h. dem jetzigen Hauptantrag) bereits beseitigt.
2.2.1 Nach Ansicht der Kammer bilden die ursprünglich eingereichten Ansprüche 1, 4, 5, 6, 8 und 9 zusammen mit den nachfolgend genannten Stellen der ursprünglich eingereichten Beschreibung eine ausreichende Grundlage für Anspruch 1. 2.2.2 Auf Seite 7, Zeilen 17 bis 25 sowie Seite 8, Zeilen 12 bis 14 der ursprünglich eingereichten Beschreibung findet sich eine Grundlage für das Merkmal g) bezüglich der Definition der "Speicherbereiche" für die einzelnen "Software-Anwendungen" und der Handhabung des Datentransfers zwischen den Schnittstellen und den Speicherbereichen durch die "Datenverwaltungseinrichtung". Seite 8, Zeilen 1 bis 5 sowie Seite 12, Zeilen 6 bis 16 bilden wiederum Grundlagen für die verschiedenen Zuordnungen zwischen "Speicherbereichen", "Software-Anwendungen" und "Schnittstellen".
2.2.3 Darüber hinaus entsprechen die abhängigen Ansprüche 2 und 3 den ursprünglich eingereichten Ansprüchen 2 und 3, während der abhängige Anspruch 4 seine Grundlage auf Seite 5, Zeilen 12 bis 15 findet.
2.3 Der Hauptantrag erfüllt daher auch das Erfordernis von Artikel 123 (2) EPÜ.
3. Hauptantrag - Artikel 84 EPÜ 3.1 Nach Ansicht der Kammer sind die Ansprüche des Hauptantrags auch deutlich und von der Beschreibung gestützt im Sinne von Artikel 84 Satz 2 EPÜ.
3.2 Der Hauptantrag erfüllt daher auch die Erfordernisse von Artikel 84 EPÜ.
3.3 Im Übrigen wurden im Prüfungsverfahren auch keine anderen Einwände neben den Einwänden gemäß Artikel 56 und 123 (2) EPÜ erhoben.
Entscheidungsformel
Aus diesen Gründen wird entschieden:
1. Die angefochtene Entscheidung wird aufgehoben.
2. Die Angelegenheit wird an die Prüfungsabteilung mit der Anordnung zurückverwiesen, ein Patent in folgender Fassung zu erteilen:
- Ansprüche 1 bis 4 gemäß dem am 19. August 2025 eingereichten Hauptantrag; - Beschreibung, Seiten 1 bis 3 und 6 bis 12, wie am 18. Juli 2019 eingereicht und Seiten 4, 5 und 5a, wie am 29. Juli 2020 eingereicht; - Zeichnungen wie ursprünglich eingereicht. Der Geschäftsstellenbeamte:
Der Vorsitzende:
B. Brückner K. Bengi-Akyürek